設置
|
登錄
|
註冊
首頁
>
數字電路吧
>
瀏覽帖子
回復帖子
|
只看樓主
目前共有
5
篇帖子。
74HC595的移位時鐘雖然是上升沿邊沿觸發,但採樣的卻是高電平的數據
1樓
117.136.70.*
2017-4-3 23:33
例如,當SCLK=0時DIN=1,SCLK=1時DIN=0,則存入的數據是0而不是1。如果要想存儲低電平時的數據,必須再串聯一個上升沿觸發的D觸發器。
2樓
117.173.218.*
2017-4-4 07:47
在同樣的時鐘信號的驅動下,74HC74就是採樣的低電平時的數據。
3樓
117.173.218.*
2017-4-4 07:51
如果將SCLK和RCLK接在一起共用一個時鐘信號,則輸出的是前一個時鐘信號的內容,不是本次的內容。
4樓
117.136.63.*
2017-4-4 09:30
在74HC595的內部,時鐘信號上串聯有兩個反相器。當外部時鐘信號出現上升沿時,輸入的數據從1跳變到0。然而反相器有傳輸延遲時間t,只有經過2t的時間後,內部的D觸發器才獲得時鐘信號,此時輸入的數據已經變成0了,所以存下來的數據就是0而不是1。
5樓
117.136.63.*
2017-4-4 09:34
回復3樓 117.173.218.* 的內容:
如果將SCLK和RCLK接在一起共用一個時鐘信號,則輸出的是前一個時鐘信號的內容,不是本次的內容。
這是因為每個移位寄存器與輸出寄存器之間也構成了移位寄存器,當共用的時鐘信號到來時,移位寄存器中的內容移送到輸出寄存器,然後移位寄存器本身右移移位,所以輸出的就是前一次時鐘的內容。
內容轉換:
不轉換
大陆简体
台灣正體
港澳繁體
马新简体
回復帖子
內容:
用戶名:
您目前是匿名發表
驗證碼:
看不清?換一張
©2010-2025 Arslanbar [手機版] [
桌面版
]
除非另有聲明,
本站
採用
創用CC姓名標示-相同方式分享 3.0 Unported許可協議
進行許可。